[고품질 그래핀-유전막 계면 구현하는 원자층 공정 및 장비 기반 기술 개발]

 

매우 얇고 유연하면서도 강도와 전기 전도성이 우수한 그래핀(Graphene)은 2004년 대중에게 처음 알려졌지만 소자로 구현하기 위해서는 공정상의 많은 과제들이 존재했다. 예를 들어 그래핀 전극 기반 트랜지스터 제작을 위해서는 그래핀 표면에 매우 얇은 유전막^*1을 증착해야 하는데, 많은 공정들은 진행 중 그래핀의 전기적 성질을 떨어뜨리거나 결함을 유발하는 문제점이 있었다.

기계공학과 안지환 교수, 싱가포르 난양공대 기계공학과 신정우 박사, 서울과학기술대학교 MSDE(생산시스템·설계공학)학과 박건우 연구원 공동 연구팀은 그래핀 전극 표면에 직접 개발한 자외선 보조 원자층 증착 공정(이하 UV-ALD)을 적용하여 고품질의 그래핀-유전막 계면을 구현하였다. 이 연구는 해당 분야 국제 저명 학술지인 ‘어드밴스드 일렉트로닉 머티리얼즈(Advanced Electronic Materials)’ 7월호 표지 논문(front cover article)으로 게재되었다.

 

 

이번 연구에서 연구팀은 최초로 2차원 소재인 그래핀 표면 유전막 증착 공정에 UV-ALD를 적용했다. ‘원자층 증착 공정(Atomic layer deposition, 이하 ALD)’은 기판에 원자층 단위로 두께가 제어되는 매우 균일하고 얇은 막을 입히는 방법으로, 최근 반도체 소자의 미세화에 따라 중요성 및 활용도가 급격히 상승하고 있다. 이 공정에 자외선을 결합한 UV-ALD은 기존 ALD에 비해 치밀한 유전막 증착이 가능하다고 알려져 있으나, 그래핀과 같은 2차원 소재 가공 공정에 적용된 사례는 없었다.

연구팀은 그래핀 표면상 원자층 유전막 증착 시 저에너지(10 eV^*2이하) 자외선을 조사해주며 공정을 진행했다. 그 결과, 특정 조건(공정 사이클당 5초 이내)에서 특성 저하 없이 그래핀 표면을 활성화시킴과 동시에 저온(섭씨 100도 이하)에서도 고밀도 · 고순도 원자층 유전막 증착이 가능함을 입증하였다. 또한 UV-ALD 공정을 활용한 그래핀-유전막 기반 트랜지스터(Graphene-FET) 구현 시, 그래핀의 우수한 전기적 특성이 그대로 보존되어 기존 ALD 공정 활용 대비 전하 이동도가 약 3배 높아짐과 동시에, 그래핀 표면 결함 감소로 인해 디락 전압^*3도 크게 낮아지는 것으로 확인되었다.

연구를 이끈 안지환 교수는 “자외선과 결합된 원자층 유전막 증착 공정을 이용해 고품질의 그래핀-유전막 계면을 형성할 수 있었다”며, “2차원 소재 특성 저하없이 균일한 원자층 유전막을 증착한 이번 연구 결과가 향후 2차원 소재 기반의 차세대 반도체 소자 및 에너지 소자 공정 개발에 도움이 되길 바란다”는 기대를 전했다.

한편, 이 연구는 한국연구재단의 대학중점연구소지원사업, 중견연구자지원사업, 산업통상자원부의 나노융합산업핵심기술개발사업의 지원으로 진행됐다.

1. 유전막(dielectric film)
전기가 잘 통하지 않는 물질로 만들어진 얇은 층으로 전자기기 내부에서 전기 신호를 정확하게 전달하고, 다른 부품에 영향을 미치지 않도록 막아주는 역할을 한다.

2. 전자볼트(eV)
전기를 띤 입자가 가진 에너지의 측정 단위로, 1eV는 1V의 전압에서 1개의 전자를 가속할 때 전자가 얻는 운동에너지의 크기다.

3. 디락 전압(Dirac Voltage)
디락 전압은 전도율이 최소가 되는 게이트-소스 간 전압을 말하며, 이상적인 그래핀 일수록 0V에 가까운 값을 보이게 된다.